МОСКОВСКИЙ ФИЗИКО-ТЕХНИЧЕСКИЙ ИНСТИТУТ (НАЦИОНАЛЬНЫЙ ИССЛЕДОВАТЕЛЬСКИЙ УНИВЕРСИТЕТ)

Физтех-школа радиотехники и компьютерных технологий

Отчёт по домашнему заданию №1 по курсу «Введение в архитектуру вычислительных систем»

8-входовой мультиплексор

Автор:
Земляная Дарья Игоревна

Группа: Б01-404

zemlianaia.di@phystech.edu

5 марта 2026 г.

1. Принцип работы

Мультиплексор выбирает один из 8 входов данных $(D_0, D_1, \ldots, D_7)$ в соответствии с адресным кодом $(S_2 S_1 S_0)$ и передаёт его на выход Y.

Логическая функция мультиплексора:

$$Y = \sum_{i=0}^{7} m_i \cdot D_i, \qquad m_i = \prod_{j=0}^{2} \ell_j, \quad \ell_j \in \{S_j, \overline{S_j}\}$$

где m_i — минтерм, активируемый при двоичном коде адреса, равном i.

2. Входы и выходы

Тип	Обозначение	Разрядность
Входы данных	$D_0, D_1, \ldots, D_7$	8 бит
Адресные входы	S_2, S_1, S_0	3 бита
Выход	Y	1 бит

3. Скриншоты работы схемы



Рис. 1: Схема целиком

Все входы $= 0$**:** $S_2S_1S_0 = 000$**,** $D_i = 0 \to Y = 0$



Рис. 2: $S_i = 0$



Рис. 3: $Y = 0, D_i = 0$

Все входы $= 1$**:** $S_2S_1S_0 = 111$**,** $D_i = 1 \to Y = 1$



Рис. 4: $S_2S_1S_0 = 111$



Рис. 5: $D_i = 1, Y = 1$

Выбран D_3**:** $S_2S_1S_0 = 011$**,** $D_3 = 1$**, остальные** $D_i = 0 \to Y = 1$



Рис. 6: $S_2S_1S_0 = 011$



Рис. 7: $Y = 1$

Выбран $D_6 = 0$**:** $S_2S_1S_0 = 110$**,** $D_6 = 0$**,** $\rightarrow Y = 0$



Рис. 8: $S_2S_1S_0 = 110$



Рис. 9: Y = 0

4. Критический путь



Рис. 10: Y = 0

Критический путь проходит через максимальное количество логических элементов:

$$S \to \text{NOT} \to \text{NAND}_3 \to \text{NOT} \to \text{NAND}_2 \to \text{NOT} \to \text{NOR}_8 \to \text{NOT} \to Y$$

Элемент	Задержка	В пути
NOT	1	4
NAND_3	2	1
NAND_2	2	1
NOR_8	2	1
	Итого:	**10 у.е.**

5. Подсчёт транзисторов

Элемент	Кол-во	Транзисторы/шт	Всего
NOT	20	2	40
NAND_3	8	$2 \times 3 = 6$	48
NAND_2	8	$2 \times 2 = 4$	32
NOR_8	1	$2 \times 8 = 16$	16
		Итого:	**136**

6. Заключение

Схема 8-входового мультиплексора успешно реализована в Logisim с использованием базовых элементов NOT, NAND, NOR. Все тестовые сценарии прошли проверку: выход Y корректно соответствует выбранному входу данных D_i при заданном адресе $S_2S_1S_0$.